Analog Devices AD9843A Uživatelský manuál Strana 9

  • Stažení
  • Přidat do mých příruček
  • Tisk
  • Strana
    / 16
  • Tabulka s obsahem
  • KNIHY
  • Hodnocené. / 5. Na základě hodnocení zákazníků
Zobrazit stránku 8
AD9843A
–9–
REV. 0
CCD-MODE AND AUX-MODE TIMING
N10 N9N8N1N
N N+1 N+2 N+9 N+10
t
ID
t
ID
t
S1
t
S2
t
CP
t
INH
t
OD
t
H
NOTES:
1. RECOMMENDED PLACEMENT FOR DATACLK RISING EDGE IS BETWEEN THE SHD RISING EDGE AND NEXT SHP FALLING EDGE.
2. CCD SIGNAL IS SAMPLED AT SHP AND SHD RISING EDGES.
SHP
SHD
DATACLK
OUTPUT
DATA
CCD
SIGNAL
Figure 5. CCD-Mode Timing
Figure 6. Typical CCD-Mode Line Clamp Timing
DATACLK
OUTPUT
DATA
VIDEO
SIGNAL
N
N+1
N+2
N+8
N+9
N10 N9N8N1N
t
ID
t
CP
t
OD
t
H
Figure 7. AUX-Mode Timing
Zobrazit stránku 8
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16

Komentáře k této Příručce

Žádné komentáře